Atlas ZU è un modulo SOM (System On Module) basato sull’MPSoC AMD Xilinx Zynq UltraScale+.
Il modulo integra in un unico package compatto il SoC Zynq UltraScale+, la memoria LPDDR4, lo storage eMMC da 32 GB, i generatori di clock, un MCU supervisore e le interfacce fisiche Ethernet e USB.
Il SoC combina un processore quad-core ARM Cortex-A53, un dual-core ARM Cortex-R5F e la logica programmabile UltraScale+, con 4 lane MGT esportate verso la carrier board per USB 3.0, DisplayPort e PCIe.
Il fattore di forma SODIMM a 200 pin (standard DDR3L) riduce l’ingombro a 67,6 × 30 mm: tutti i componenti principali sono già integrati sul modulo e semplificano l’architettura della carrier board. È sufficiente progettare la propria carrier board, inserire Atlas ZU e avviare lo sviluppo dell’applicazione su un sottosistema Zynq UltraScale+ già collaudato.
Caratteristiche
Il componente principale del SOM Atlas ZU è l’MPSoC AMD Xilinx Zynq UltraScale+ (variante 1EG). Questo dispositivo combina in un unico chip il Processing System ARM, la logica programmabile UltraScale+ e i transceiver multi-gigabit (MGT).
Processing System (PS)
- Quad-core ARM Cortex-A53 @ 1,3 GHz – Application Processing Unit (APU)
- Dual-core ARM Cortex-R5F @ 533 MHz – Real-Time Processing Unit (RPU)
- GPU Mali-400 MP2 integrata
- Controller di memoria DDR/LPDDR4 con ECC
- Controller USB 3.0 con PHY seriale MGT (clock di riferimento 26 MHz)
- Controller MAC GigE (RGMII verso il PHY sul SOM)
- Controller SD/eMMC (collegato all’eMMC da 32 GB sul SOM)
- Sottosistema JTAG, UART0, UART1
Programmable Logic (PL)
- Fabric FPGA UltraScale+ – 154K LUT, 141K FF, 7,6 Mb BRAM, 360 DSP
- Interconnessione AXI ad alta banda (AXI4, AXI4-Stream, AXI4-Lite)
- IP core ricevitore MIPI CSI-2 (D-PHY)
- IP core Video DMA e pipeline AXI4-Stream
- Controller DisplayPort Tx integrato nel PS con lane MGT dedicata
Risorse MGT sul connettore SODIMM
- 4 lane MGT (Multi-Gigabit Transceiver) esportate verso la carrier board
- Clock di riferimento MGT: 26 MHz (USB3), 27 MHz (DP), 100 MHz (PCIe) – generati a bordo del SOM
- Velocità massima per lane: 6,0 Gbps (XCZU2EG) / 12,5 Gbps (XCZU3EG+)
DOCUMENTI
| Parametro | Valore |
| SoC | AMD Xilinx Zynq UltraScale+ MPSoC |
| Variante | 1EG |
| Form factor | SODIMM 200 pin |
| Dimensioni | 67,6 × 30 mm |
| CPU (APU) | Quad-core ARM Cortex-A53 @ 1,3 GHz |
| CPU (RPU) | Dual-core ARM Cortex-R5F @ 533 MHz |
| Fabric FPGA | UltraScale+ – 154K LUT, 141K FF, 7,6 Mb BRAM |
| Memoria RAM | LPDDR4 32-bit |
| Storage a bordo | eMMC 32 GB |
| Clock USB | 26 MHz (generatore dedicato) |
| Clock DP | 27 MHz (generatore dedicato) |
| Clock PCIe | 100 MHz (generatore dedicato) |
| MCU supervisore | Monitor V/I + watchdog timer |
| PHY GbE | Integrato sul SOM (RGMII verso la carrier board) |
| Ricetrasmettitore USB | Integrato sul SOM (lane MGT 2) |
| Connettore carrier | SODIMM 200 pin (standard DDR3L) |
Evaluation board
La carrier board DVK supporta lo sviluppo con il modulo Atlas e integra tutte le periferiche necessarie alla gestione di Gigabit Ethernet e USB, oltre alle interfacce standard come scheda uSD e programmatore USB-JTAG.
- USB-C dual-role (USB 3.0)
- USB-C JTAG/console (FTDI)
- DisplayPort (DP 1.x)
- Ethernet GbE (RGMII)
- SD Card
- M.2 PCIe Key-M ×2
- MIPI CSI-2 ZIF 22 pin
- Connettori di espansione (diff)
